單擊View Topology按鈕進(jìn)入SigXplorer拓?fù)渚庉嫮h(huán)境，可以按前面161節(jié)反射 中的實驗所學(xué)習(xí)的操作去編輯拓?fù)溥M(jìn)行分析。也可以單擊Waveforms..按鈕去直接進(jìn)行反射和 串?dāng)_的布線后仿真。

在提取出來的拓?fù)渲?，設(shè)置Controller的輸出激勵為Pulse,然后在菜單Analyze- Preferences..界面中設(shè)置Pulse頻率等參數(shù)，

單擊OK按鈕退出參數(shù)設(shè)置窗口，單擊工具欄中的Signal Simulate進(jìn)行仿真分析，

在波形顯示界面里，只打開器件U104 (近端顆粒)管腳上的差分波形進(jìn)行查看, 可以看到，差分時鐘波形邊沿正常，有一些反射。

原始設(shè)計沒有接終端的電阻端接。在電路拓?fù)渲袑⒔K端匹配的上拉電阻電容等電路 刪除，再次仿真，只打開器件U104 (近端顆粒)管腳上的差分波形進(jìn)行查看，可以看到， 時鐘信號完全不能工作。 DDR3內(nèi)存的一致性測試是否需要長時間運行？浙江DDR3測試熱線

 閉賦模型窗口，在菜單中選擇 Analyze-*Preferences..,在 InterconnectModels 項 目欄中設(shè)置與提取耦合線模型相關(guān)的參數(shù)，如圖1?125所示。改變Min Coupled Length的值為 lOOmil,也就是說當(dāng)耦合線長度超過lOOmil時，按耦合模型提取，少于lOOmil時，按單線模 型提取。

 單擊Via modeling setup按鈕，在過孔模型設(shè)置界面將Target Frequency設(shè)置成533 MHz (因為要仿真的時鐘頻率是533MHz)。

 單擊OK按鈕，關(guān)閉參數(shù)設(shè)置窗口。在菜單中選擇Analyze-*Probe..,在彈出的窗 口中單擊Net Browser..菜單，選擇DDR1_CK這個網(wǎng)絡(luò)(或者可以直接在Allegro界面中選取 網(wǎng)絡(luò))。可以看到因為已經(jīng)設(shè)置好差分線和差分模型，所以會自動帶出差分線DDRl_NCKo 江西DDR3測試測試流程DDR3一致性測試是否適用于特定應(yīng)用程序和軟件環(huán)境？

可以通過AllegroSigritySI仿真軟件來仿真CLK信號。

(1)產(chǎn)品選擇：從產(chǎn)品菜單中選擇AllegroSigritySI產(chǎn)品。

(2)在產(chǎn)品選擇界面選項中選擇AllegroSigritySI(forboard)。

(3)在AllegroSigritySI界面中打開DDR_文件。

(4)選擇菜單Setup-*Crosssection..,設(shè)置電路板層疊參數(shù)。

將DDRController和Memory器件的IBIS模型和文件放在當(dāng)前DDR_文件的同一目錄下，這樣，工具會自動?xùn)苏业侥夸浵碌钠骷Ｐ汀?

雙擊PCB模塊打開其Property窗口,切換到LayoutExtraction選項卡，在FileName處瀏覽選擇備好的PCB文件在ExtractionEngine下拉框里選擇PowerSL所小。SystemSI提供PowerSI和SPEED2000Generator兩種模型提取引擎。其中使用PowerSI可以提取包含信號耦合，考慮非理想電源地的S參數(shù)模型；而使用SPEED2000Generator可以提取理想電源地情況下的非耦合信號的SPICE模型。前者模型提取時間長，但模型細(xì)節(jié)完整，適合終的仿真驗證；后者模型提取快，SPICE模型仿真收斂性好，比較適合設(shè)計前期的快速仿真迭代。DDR3一致性測試需要運行多長時間？

重復(fù)步驟6至步驟9,設(shè)置Memory器件U101、U102、U103和U104的模型為 模型文件中的Generic器件。

在所要仿真的時鐘網(wǎng)絡(luò)中含有上拉電阻(R515和R518),在模型賦置界面中找到 這兩個電阻，其Device Type都是R0402 47R,可以選中R0402 47R對這類模型統(tǒng)一進(jìn)行設(shè)置, 

(12) 選中R0402 47R后,選擇Create ESpice Model...按鈕,在彈出的界面中單擊OK按 鈕，在界面中設(shè)置電阻模型后，單擊OK按鈕賦上電阻模型。

同步驟11、步驟12,將上拉電源處的電容(C583)賦置的電容模型。

上拉電源或下拉到地的電壓值可以在菜單中選擇LogicIdentify DC Nets..來設(shè)置。 DDR3一致性測試和DDR3速度測試之間有什么區(qū)別？數(shù)字信號DDR3測試方案商

DDR3一致性測試是否會提前壽命內(nèi)存模塊？浙江DDR3測試熱線

在接下來的Setup NG Wizard窗口中選擇要參與仿真的信號網(wǎng)絡(luò)，為這些信號網(wǎng)絡(luò)分組并定義單個或者多個網(wǎng)絡(luò)組。選擇網(wǎng)絡(luò)DDR1_DMO.3、DDR1_DQO.31、DDR1_DQSO.3、 DDRl_NDQS0-3,并用鼠標(biāo)右鍵單擊Assign interface菜單項，定義接口名稱為Data,

設(shè)置完成后，岀現(xiàn)Setup NG wizard: NG pre-view page窗口，顯示網(wǎng)絡(luò)組的信息，如圖 1-137所示。單擊Finish按鈕，網(wǎng)絡(luò)組設(shè)置完成。

單擊設(shè)置走線檢查參數(shù)(Setup Trace Check Parameters),在彈出的窗口中做以下設(shè) 置：勾選阻抗和耦合系數(shù)檢查兩個選項；設(shè)置走線耦合百分比為1%，上升時間為lOOps；選 擇對網(wǎng)絡(luò)組做走線檢查(Check by NetGroup)；設(shè)置交互高亮顯示顏色為白色。 浙江DDR3測試熱線